LAPORAN AKHIR 1

(Percobaan 1)






1. Jurnal
[Kembali]






2. Alat dan Bahan [Kembali]
  •     Logika NOT


  •     Logika AND
  •     Logika OR
  •     Logika XOR
  •     Logika NAND
  •     Logika NOR
  •     Logika XNOR
  •     Logicprobe (BIG)
  •     Switch

3. Rangkaian Simulasi [Kembali]
    


4. Prinsip Kerja Rangkaian [Kembali]
        Pada rangkaian yang disimulasikan menggunakan Gerbang Logika NOT, AND, OR, XOR, NAND, NOR, dan XNOR. Pada rangakaian tiap gerbang logika akan di uji dengan switch SPDT sebagai input dan logicprobe sebagai output. Ketika B0 di beri nilai 0 dan B1 bernilai 0, pada Logika NOT bernilai 1, Logika AND bernilai 0, Logika OR bernilai 0, Logika XOR bernilai 0, Logika NAND bernilai 1, Logika NOR bernilai 1, dan Logika XNOR bernilai 1.

Jika B0 bernilai 0 dan B1 bernilai 1, maka pada Logika NOT bernilai 1, Logika AND bernilai 0, Logika OR bernilai 1, Logika XOR bernilai 1, Logika NAND bernilai 1, Logika NOR bernilai 0, dan Logika XNOR bernilai 0.

Jika B0 bernilai 1 dan B1 bernilai 0, maka pada Logika NOT bernilai 0, Logika AND bernilai 0, Logika OR bernilai 1, Logika XOR bernilai 1, Logika NAND bernilai 1, Logika NOR bernilai 0, dan Logika XNOR bernilai 0.

Pada kondisi B0 bernilai 1 dan B1 bernilai 1, maka pada Logika NOT bernilai 0, Logika AND bernilai 1, Logika OR bernilai 1, Logika XOR bernilai 0, Logika NAND bernilai 0, Logika NOR bernilai 0, dan Logika XNOR bernilai 1. Masing-masing output dari gerbang logika sudah sesuai dengan tabel kebenaran masing-masing gerbang logika.

Percobaan selanjutnya, tiap gerbang logika akan di uji dengan menambahkan clock di inputnya. Pada gerbang NOT input di pengaruhi oleh clock dan untuk output dapat dilihat dari logicprobe. Seterusnya hingga ke semua gerbang logika telah di uji dan untuk gelombang tiap output pada gerbang-gerbang logika tersebut dapat dilihat pada jurnal.

    
5. Video Simulasi [Kembali]



6. Analisa [Kembali]

Soal Analisa Percobaan 1:

Jelaskan prinsip kerja Rangkaian dalam setiap gerbang logika, minimal 3 (OR, NAND, NOR).


Pada percobaan pertama modul 1 yaitu gerbang logika dasar, pada percobaan ini akan membuktikan logika yang akan di peroleh oleh masing masing gerbang logika. masing-masing gerbang logika. Pada percobaan 1 ini menggunakan rangkaian gerbang logika dasar dengan inputnya B0 dan B1 dan outputnya H1 sampai dengan H7. Lalu nilai pada input diberikan variasi sehingga nilai output yang dihasilkan juga beragam. Untuk inputnya terdapat 4 kondisi logika, yaitu logika 00, logika 01, logika 10, dan logika 11. 

Gerbang pertama adalah gerbang NOT. Pada gerbang NOT berbeda dengan gerbang lainnya karena hanya memiliki 1 kaki input. Input not berasal dari saklar B1. Prinsip kerja dari gerbang NOT adalah membalikkan, artinya gerbang NOT sebagai fungsi pembalik nilai logika inputnya. Oleh karena itu, saat B1=1 maka hasil NOT adalah 0 dan saat B1=0 outputnya adalah 1. Hasil praktikum sesuai dengan  prinsip kerja dan table kebenaran gerbang NOT. Berikut table kebenaran gerbang NOT :



            Gerbang kedua adalah gerbang logika AND dengan dua input B1 dan B0. Berdasarkan percobaan yang telah dilakukan, logika yang dihasilkan gerbang AND hanya akan berlogika 1 saat kedua inputannya berlogika 1. Hal ini sesuai dengan tabel kebenaran gerbang logika AND. pada gerbang AND terdapat fungsi perkalian titik (dot), sehingga saat diuji, gerbang AND ini hanya akan berlogika 1 saat kedua logika input berlogika 1, dan dapat ditulis sebagai (B1 . B0). Berikut adalah tabel kebenaran  gerbang  AND:


            Gerbang selanjutnya adalah gerbang OR. Gerbang OR memerlukan 2 atau lebih input (masukan) untuk menghasilkan hanya 1 keluaran (output). Gerbang OR akan menghasilkan keluaran 1 jika salah satu dari masukan berlogika 1 dan jika ingin menghasilkan keluaran logika 0, maka semua masukan harus berlogika 0. Symbol yang menandakan operasi logika OR adalah tanda plus (+). Dapat dirumuskan Z = X+Y atau sesuai percobaan pada praktikum (B1+B0). Berikut table kebenaran gerbang OR :   


Gerbang keempat adalah gerbang XOR. Gerbang XOR merupakan gerbang logika yang akan menghasilkan logika 1 saat kedua inputnya berbeda dan menghasilkan logika 0 saat kedua inputnya sama. Berikut table kebenaran gerbang XOR :


Selanjutnya yaitu gerbang NAND (Not AND). Gerbang NAND merupakan kombinasi dari gerbang AND dan gerbang NOT yang menghasilkan kebalikan dari output gerbang AND. Gerbang NAND kan menghasilkan keluaran berlogika 0 apabila semua masukan 9input) berlogika 1 dan apabila terdapat sebuah input berlogika 0, maka akan menghasilkan keluaran  (output) berlogika 1. Pada percobaan 1 sudah sesuai dengan prinsip kerja gerbang NAND ini dimana saat B1=0 B0=0 outputnya berlogika 1, saat B1=0 B0=0 outputnya berlogika 1, saat B1=1, B0=0 outputnya berlogika 1 dan pada kondisi B1=1, B0=0 outputnya berlogika 0. Berikut table kebenaran gerbang NAND :      


Gerbang selanjutnya adalah NOR (NOT OR). Gerbang logika ini merupakan kebalikan gerbang logika OR dimana hanya akan menghasilkan logika 1 saat  kedua inputnya berlogika 0. hal ini dikarenakan oleh gerbang ini merupakan kombinasi gerbang OR yang di pasang NOT pada outputnya. Jadi, apabila salah 1 atau semua input berlogika 1, maka keluarannya akan berlogika 0 . Hasil yang diperoleh dari percobaan sesuai dengan tabel kebenarannya yaitu:


Gerbang terakhir adalah gerbang XNOR (exclusive NOR). Gerbang logika ini merupakan kombinasi dari gerbang XOR dan gerbang NOT. Gerbang XNOR akan menghasilkan keluaran logika 1 jika semua masukan atau inputnya berlogika yang sama dan akan menghasilkan keluaran (output)berlogika 0 jika semua masukan atau inputnya bernilai logika yang berbeda. Gerbang XNOR merupakan kebalikan dari gerbang XOR (exclusive OR). Hasil percobaan pada praktikum memiliki kesamaan dengan table kebenaran gerbang XNOR sehingga dapat dikatakan bahwa hasil yang diperoleh benar. Berikut tabel kebenarannya :

 


7. Link Download [Kembali]


Tidak ada komentar:

Posting Komentar

BAHAN PRESENTASI UNTUK MATA KULIAH      KIMIA DAN ELEKTRONIKA   oleh : Hana Sulthanah 2010951013 Dosen Pengampu: Dr. Darwison, M.T. Referens...