Laporan Akhir 1

 






1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]
    
1. Panel DL 2203C. 
2. Panel DL 2203D.    
3. Panel DL 2203S. 

Gambar 1 Module D’Lorenzo


    4. Jumper
Gambar 2 Jumper


5. Switch

Gambar 3 Switch


6. Power supply

Gambar 4 Power Supply


7. IC 74111

Gambar 5 IC 74111


8. Gerbang AND

Gambar 6 Gerbang AND


9. Gerbang Inverter


Gambar 7 Gerbang inverter



10. LED


Gambar 8 LED
11. Seven Segment


Gambar 9 Clock



3. Rangkaian Simulasi [Kembali]




4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan 1 ini, dirangkai suatu rangkaian pada modul de lorenzo, dimana menggunakan 4 buah flip flop. Pada Flip Flop 1, kaki S terhubung dengan B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND,  kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7. Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga,  kaki C dihubungkan ke output gerbang AND, kaki K dihubungkan ke Q' flip flop ketiga, kaki R terhubung ke B0, dan kaki Q dihubungkan ke H6. Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5. Sedangkan untuk flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND dihubungkan dengan B2 dan clk. lalu akan dilihat apa jenis shift register pada masing masing kondisi, pada percobaan ini terdapat 4 kondisi, dimana :

          Kondisi I (B3-B6 = 0, B0 dan B2 = 1, B1= = X)

Pada kondisi ini B3-B6 berlogika 0 yang mana switch B3-B6 ini terhubung pada input set aktif low flip flop yang diatur input logika 0, lalu switch B0 dan B2 diatur pada inputan berlogika 1, dan untuk B1 don’t care (diabaikan). Pada percobaan 1 kondisi 1 ini membutuhkan 4 clock untuk input dan 4 clock untuk output, sehingga totalnya 8 clock. Jadi kondisi 1 ini adalah SISO ( Serial in serial out), dimana artinya adalah rangkaian shift register dengan 1 input dan 1 output.

 

·         Kondisi 2 (B3-B6 = 0, B1=X, B0=1, dan B2 = ↓ )

Pada kondisi ini B3-B6 berlogika 0, B1 diabaikan, B0 berlogika 1 dan B2 fall time. Kondisi kedua ini disebut SIPO (serial in parallel out) karena pada kondisi ini membutuhkan 4 kali clock untuk input dan 1 kali clock untuk output, jadi kondisi 2 ini membutuhkan 5 clock.

 

·         Kondisi 3 (B3-B6 = X, B1 dan B0=0, B2= 1)

Pada kondisi ini B3-B6 diabaikan, B1 dan B0 berlogika 0 dan B2 berlogika 1. Kondisi ketiga ini menghasilkan PISO (parallel in serial out) karena hanya membutuhkan 1 clock untuk input secara serempak dan 4 clock untuk output. Jadi, data pada kondisi ini akan keluar saat clock ke 8.

 

·         Kondisi 4 (B3-B6 = X, B0=1, dan B1, B2 = 0)

Pada kondisi ini B3-B6 diabaikan (don’t care), B0 berlogika 1 dan B1, B2 berlogika 0. Kondisi ke 4 ii disebut PIPO (parallel in parallel out) dikarenakan rangkaian pada kondisi ini hanya membutuhkan 1 kali clock untuk input secara serempak dan 1 kali clock untuk output secara serempak, jadi pada kondisi ini data akan keluar saan clock ke 2.

5. Video Simulasi [Kembali]


6. Analisa [Kembali]
    Percobaan 1 :

1.      Analisa output yang dihasilkan tiap-tiap kondisi !

Jawab :

·         Kondisi I (B3-B6 = 0, B0 dan B2 = 1, B1= = X)

Pada kondisi ini B3-B6 berlogika 0 yang mana switch B3-B6 ini terhubung pada input set aktif low flip flop yang diatur input logika 0, lalu switch B0 dan B2 diatur pada inputan berlogika 1, dan untuk B1 don’t care (diabaikan). Pada percobaan 1 kondisi 1 ini membutuhkan 4 clock untuk input dan 4 clock untuk output, sehingga totalnya 8 clock. Jadi kondisi 1 ini adalah SISO ( Serial in serial out), dimana artinya adalah rangkaian shift register dengan 1 input dan 1 output.

 

·         Kondisi 2 (B3-B6 = 0, B1=X, B0=1, dan B2 = ↓ )

Pada kondisi ini B3-B6 berlogika 0, B1 diabaikan, B0 berlogika 1 dan B2 fall time. Kondisi kedua ini disebut SIPO (serial in parallel out) karena pada kondisi ini membutuhkan 4 kali clock untuk input dan 1 kali clock untuk output, jadi kondisi 2 ini membutuhkan 5 clock.

 

·         Kondisi 3 (B3-B6 = X, B1 dan B0=0, B2= 1)

Pada kondisi ini B3-B6 diabaikan, B1 dan B0 berlogika 0 dan B2 berlogika 1. Kondisi ketiga ini menghasilkan PISO (parallel in serial out) karena hanya membutuhkan 1 clock untuk input secara serempak dan 4 clock untuk output. Jadi, data pada kondisi ini akan keluar saat clock ke 8.

 

·         Kondisi 4 (B3-B6 = X, B0=1, dan B1, B2 = 0)

Pada kondisi ini B3-B6 diabaikan (don’t care), B0 berlogika 1 dan B1, B2 berlogika 0. Kondisi ke 4 ii disebut PIPO (parallel in parallel out) dikarenakan rangkaian pada kondisi ini hanya membutuhkan 1 kali clock untuk input secara serempak dan 1 kali clock untuk output secara serempak, jadi pada kondisi ini data akan keluar saan clock ke 2.

2.      Jika gerbang AND pada rangkaian dihapus, sumber  clock dihubungkan langsung ke flip flop, bandingkan output yang didapatkan !

Jawab :

Pada rangkaian, gerbang AND memiliki 2 input yaitu sinyal clock dan salah satunya terhubung dengan switch. Pada saat switch berlogika 1, maka output gerbang AND akan clock, namu pada saat switch berlogika 0, maka output AND akan berlogika 0. Selanjutnya apabila gerbang AND dihapus, maka pin CLK akan selalu clock, yang mengakibatkan output hanya menampilka kondisi SISO (serial in serial out) dan PISO (parallel in serial out). Karena pada rangkaian ini gerbang AND juga berfungsi untuk mematikan sinyal clock.

7. Link Download [Kembali] 

 [Menuju Awal]


Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)

BAHAN PRESENTASI UNTUK MATA KULIAH      KIMIA DAN ELEKTRONIKA   oleh : Hana Sulthanah 2010951013 Dosen Pengampu: Dr. Darwison, M.T. Referens...

  • (tanpa judul)
    BAHAN PRESENTASI UNTUK MATA KULIAH      KIMIA DAN ELEKTRONIKA   oleh : Hana Sulthanah 2010951013 Dosen Pengampu: Dr. Darwison, M.T. Referens...