Laporan Akhir 3

 

 

[Menuju Akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Simulasi

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Panel DL 2203C. 

2. Panel DL 2203D.    

3. Panel DL 2203S. 

Gambar 1 Module D’Lorenzo

    4. Jumper

Gambar 2 Jumper

5. Switch

Gambar 3 Switch

6. Power supply

Gambar 4 Power Supply

7. IC 74LS47

Gambar 5 IC 74LS47

8. IC 74LS112

Gambar 6 IC 74LS112

9. Clock

Gambar 7 Clock

10. Seven Segment

Gambar 8 Clock

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian ini terdapat 7 switch dan dua buah IC dimana IC 74192 merupakan IC counter, sedangkan IC 74LS47 merupakan IC decoder BCD to seven segment. Untuk seven segment yang digunakan adalah seven segment common anoda yang terhubung ke VCC. Kemudian ada dua NOR gate dan OR Gate. 7 switch sebagai inputan bagi IC counter dan dilanjutkan ke IC decoder kemudia menampilkan output pada seven segment. Untuk NOR gate terhubung dari output IC counter yang diumpanbalikkan nilai output counter ke gerbang OR. Dimana pada inputan DN diberika gerbang OR berupa clock. Rangkaian akan melakukan load tergantung saat diberi logika 0 atau 1, kemudian masuk ke dalam decoder dimana pada decoder terdapat RBO, RBI, dan LT barulah diinputkan pada seven segmen. Output pada rangkaian akan tergantung pada kondisi yang dilakukan saat percobaan.  Pada kondisi pertama, output yang dihasilkan bergantung pada 4 input bit data masukan, jadi pada kondisi pertama ini rangkaian bekerja seperti decoder biasa. Pada kondisi kedua dihasilkan output shift register berubah tiap clock dan output yang dihasilkan yaitu counter down. Hal ini bisa saja dikarenakan pada B2 berlogika 1 dan membuat hasil keluaran diengaruhi oleh clock. Pada kondisi ketiga dan keempat menghasilkan output yang sama yaitu angka 0. Hal ini dikarenakan MR aktif, yang mana MR (master reset) ini berfungsi untuk membuat semua output berlogika 0.

5. Video Simulasi [Kembali]

6. Analisa [Kembali]

Percobaan 3

1.      Analisa output pada tiap kondisi !

Jawab :

Pada kondisi pertama, output yang dihasilkan bergantung pada 4 input bit data masukan, jadi pada kondisi pertama ini rangkaian bekerja seperti decoder biasa. Pada kondisi kedua dihasilkan output shift register berubah tiap clock dan output yang dihasilkan yaitu counter down. Hal ini bisa saja dikarenakan pada B2 berlogika 1 dan membuat hasil keluaran diengaruhi oleh clock. Pada kondisi ketiga dan keempat menghasilkan output yang sama yaitu angka 0. Hal ini dikarenakan MR aktif, yang mana MR (master reset) ini berfungsi untuk membuat semua output berlogika 0.

2.      Analisa pengaruh IC counter pada rangkaian !

Jawab :

IC counter berfungsi untuk melihat perubahan output untuk setiap clock yang diberikan. IC counter memiliki pengaruh penting pada rangkaian karena merupakan IC yang menerima input pertama dalam rangkaian kemuadian decoder lalu seven segment. IC counter disini beroeran untuk melihat atau dapat mengcounter up atau down rangkaian. IC ini juga bisa sebagai pengubah nilai dari data masukan.

3.      Analisa pengaruh dan fungsi gerbang OR pada rangkaian !

Jawab :

Pada rangkaian terdapat 2 gerbang OR yang menerima 4 input dan 2 input. Gerbang OR pertama dengan 4 input berfungsi untuk mengirimkan nilai yang ada pada output counter ke gerbang OR yang kedua. Selanjutnya gerbang OR yang kedua dengan 2 input yang terhubung dengan kaki DN sehingga kaki DN tidak aktif dan counter hanya bisa melakukan counter up sehingga akan terlihat perubahan nilainya untuk setiap clock. 

7. Link Download [Kembali]

• Download Rangkaian Simulasi Klik Disini 
• Download video simulasi Klik Disini 
• Download HTML Klik Disini 
• Download datasheet SW SPDT Klik Disini 
• Download datasheet seven segment Klik Disini 
• Download datasheet IC 74LS47 Klik Disini 
• Download datasheet IC 74LS112 Klik Disini 
• Download datasheet logicprobe Klik Disini 

[Menuju Awal]